

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2003 年 10 月 2 日 (02.10.2003)


PCT

(10) 国際公開番号
WO 03/081665 A1

- (51) 国際特許分類: H01L 21/768 (72) 発明者; および
(75) 発明者/出願人 (米国についてのみ): 竹内 幸一
(TAKEUCHI, Koichi) [JP/JP]; 〒141-0001 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社内 Tokyo (JP).
(21) 国際出願番号: PCT/JP03/03454
(22) 国際出願日: 2003 年 3 月 20 日 (20.03.2003)
(25) 国際出願の言語: 日本語 (74) 代理人: 佐藤 隆久 (SATO, Takahisa); 〒111-0052 東京都台東区柳橋 2 丁目 4 番 2 号 宮木ビル 4 階 創造国際特許事務所 Tokyo (JP).
(26) 国際公開の言語: 日本語 (81) 指定国 (国内): DE, KR, US.
(30) 優先権データ: 特願 2002-80056 2002 年 3 月 22 日 (22.03.2002) JP 添付公開書類:
— 国際調査報告書
(71) 出願人 (米国を除く全ての指定国について): ソニー株式会社 (SONY CORPORATION) [JP/JP]; 〒141-0001 東京都品川区北品川 6 丁目 7 番 3 5 号 Tokyo (JP). 2 文字コード及び他の略語については、定期発行される各 PCT ガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

(54) Title: PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置の製造方法および半導体装置



(57) Abstract: A process for producing a semiconductor device, capable of preventing opening inside walls of a formed organic layer insulation film from being denatured or shaven at the time of etching of another organic material. This process comprises a step of depositing an organic layer insulation film (4, 6), a step of forming openings in the organic layer insulation film (4, 6) and a step of silylating wall portions of the organic layer insulation film (4, 6) which are exposed in the openings so as to modify the same (forming modified layer (4a, 6a) by silylation). A preferred process further comprises a step of forming a protective layer of inorganic insulating material (4b, 6b) on the surface of silylated opening wall portions.

(57) 要約: 既に形成した有機系の層間絶縁膜の開口部内壁が、他の有機系材料のエッチング時に変質し、あるいは削れることを防止した半導体装置の製造方法を提供する。この製造方法は、

[続葉有]

WO 03/081665 A1



有機系の層間絶縁膜（４，６）を堆積する工程と、有機系の層間絶縁膜（４，６）に開口部を形成する工程と、開口部内で露出した有機系の層間絶縁膜（４，６）の壁面部をシリル化して改質する（シリル化による改質層（４ a，６ a）を形成する）工程と、を含む。より望ましい製造方法は、さらに、シリル化された開口部壁面の表面に、無機系絶縁材料からなる保護層（４ b，６ b）を形成する工程を含む。

明 細 書

半導体装置の製造方法および半導体装置

5

技術分野

本発明は、比誘電率が無機系の絶縁材料より低くできる有機系の層間絶縁膜に開口部を形成する工程を含む半導体装置の製造方法と、いわゆるデュアルダマシン構造の配線構造を有している半導体装置とに関する。

10

背景技術

半導体回路の高速化、低消費電力化の要求から、配線材料に銅が用いられるようになってきている。銅をエッチングすることが困難なことから、層間絶縁膜に配線溝およびビアホールを形成してから、そこに銅を同時に埋め込むデュアルダマシン法が多く採用されている。デュアルダマシン法は、先にビアプラグを彫り込む先ビアタイプと、先に配線溝を彫り込む先溝タイプに大別される。

15

以下、先ビアタイプのデュアルダマシン構造の形成方法を説明する。

図1～図8は、従来の先ビアタイプのデュアルダマシン構造の形成方法を示す断面図である。なお、これら図では、配線層上にさらに、ビアホールと配線層を一括形成する場合を例示するが、半導体基板の上にビアホールと配線層を一括形成する場合も基本的なプロセスは同じである。

20

図1に示すように、配線層102が既に形成された第1層間絶縁膜101上に、エッチングストップ膜103、第2層間絶縁膜104、エッチングストップ膜105、第3層間絶縁膜106、ハードマスク膜107を順次積層する。

図2に示すように、リソグラフィ技術およびドライエッチング技術を用いて、最下層のエッチングストップ膜103が露出するまで、その上のハードマスク膜107、第3層間絶縁膜106、エッチングストップ膜105、第2層間絶縁膜

25

104を部分的にエッチングし、ヴィアホールVHを形成する。

図3に示すように、エッチングストップ用に樹脂108を全面に塗布して、ヴィアホールVHに埋め込む。このとき、ヴィアホールVHの側壁が完全に樹脂108で覆われる。

- 5 図4に示すように、レジストRを塗布し、リソグラフィ技術を用いて、これに溝状の配線パターンRPを転写する。

図5に示すように、レジストRをマスクに、ヴィアホールVHの上面および側壁に薄く着いた樹脂108、ハードマスク膜107、第3層間絶縁膜層106をドライエッチングし、配線パターンの溝CGを刻む。

- 10 このとき、ヴィアホールVHの底に樹脂108bが残り、これがハードマスク膜107、第3層間絶縁膜106のエッチングにおけるストップの役目を果たし、その下のエッチングストップ膜103が掘られて、ヴィアホールVHより下方の配線層（あるいは、基板）が損傷するのを防ぐ。通常、エッチングストップ膜103は薄い。そのため、エッチングストップ膜103は、ハードマスク膜107
- 15 、第3層間絶縁膜106のエッチング時のストップとしては不十分であり、樹脂108bからなるエッチングストップが必要である。

つぎに、図6に示すように、レジストRおよび樹脂108a, 108bを酸素アッシングにより除去する。

- 図7に示すように、全面ドライエッチングによりエッチングストップ膜103
- 20 、105の露出部分を除去する。このとき、上面のハードマスク膜107の一部が削られ、より薄いハードマスク膜107'が残る。

- ヴィアホールVHおよび配線溝CGの内壁に、バリアメタル層109、銅メッキシード層を薄く形成し、メッキ法により銅110を埋め込む。その後、上面の余分な銅をCMP (Chemical Mechanical Polishing)
- 25 ng) 法を用いて除去する。このとき、ハードマスク膜107'が、銅のCMP工程での研磨ストップとして機能する。ハードマスク膜107'は、最終的には

、銅の場合と別条件のCMP工程で除去する。

以上により、図8に示すように、バリアメタル層109と銅110からなる銅配線のデュアルダマシン構造が完成する。

ところで、配線遅延の低減のため、層間絶縁膜には有機系の低比誘電率膜が提

5 案されている。

しかし、第2および第3層間絶縁膜104および106に有機系膜を用いると、埋め込み樹脂108およびレジストRも有機系膜であるため、埋め込み樹脂108、レジストRを剥離する図5～図6の工程等では有機系の第2および第3層間絶縁膜104、106のビアホール内壁部分に変質し、または削れてしまう。

10 このため、図8の工程で、このビアホール内壁部分にバリアメタル層109を良好に形成することが出来ない。その結果、銅110を埋め込んだときに、銅110が第2および第3層間絶縁膜104、106に拡散し、あるいはビアホールVHに埋め込んだ銅110の中にボイドが発生し、これらがデバイスの電気的特性を低下させてしまう。

15 また、この層間絶縁膜104および106の削れ量が大きいと、リソグラフィ工程での線幅エラーとなる、当該配線と他の配線との距離が確保できない、あるいは、それらの位置合わせエラーが生じるなど種々の問題が発生する。

発明の開示

20 本発明の目的は、既に形成した有機系の層間絶縁膜の開口部を保護することができる工程を含む半導体装置の製造方法と、半導体装置とを提供することにある。

本発明の第1の観点にかかる半導体装置の製造方法は、前記目的を達成するためのものであり、有機系の層間絶縁膜を堆積する工程と、当該有機系の層間絶縁
25 膜に開口部を形成する工程と、前記開口部内で露出した前記有機系の層間絶縁膜の壁面部をシリル化して改質する工程とを含む。

好適に、シリル化された前記開口部壁面の表面に、無機系絶縁材料からなる保護層を形成する工程をさらに含む。

また、好適に、前記シリル化後に、前記開口部を形成した状態で有機系物質を形成し、当該有機系物質を少なくとも開口部内から除去する工程をさらに含む。

- 5 さらに、好適に、前記有機系の層間絶縁膜として、多孔質な有機絶縁膜を形成する。

本発明の第2の観点に係る半導体装置の製造方法は、前述した目的を達成するためのものであり、有機系の層間絶縁膜に開口部を形成する工程を含む半導体装置の製造方法であって、シリル化剤を含有した有機系の層間絶縁膜を堆積する工程と、当該有機系の層間絶縁膜に開口部を形成する工程と、シリル化剤を含有した前記開口部の内壁面の表面に無機系絶縁材料からなる保護層を形成する工程とを含む。

10

これら第1および第2の観点に係る半導体装置の製造方法によれば、有機系の層間絶縁膜に開口部が形成された以後に、他の有機系材料が当該開口部に入り、それを除去するような工程がある場合でも、有機系材料のエッチングからシリル化により改質された開口部内壁部分でエッチング有機系層間絶縁材料のエッチングが進まない。たとえば、その後のフォトリソプロセスでシリル化していないレジストを除去する場合に、シリル化した部分が開口部を保護するため、形状がくずれない。

15

20 有機系の層間絶縁膜として多孔質な有機絶縁膜を用いた場合は、シリル化剤が拡散しやすい。また、最初から層間絶縁膜にシリル化剤を含有させておくと、シリル化の工程が要らない。

本発明の製造方法によれば、シリル化という簡単な工程を追加するだけで、上記したように、有機系の層間絶縁膜に一旦形成した開口部を、その後の有機系材料の除去工程などにおいて保護できる。このため、無機系絶縁材料より低い比誘電率の有機系の層間絶縁膜の加工時のパターン精度を高く維持できる。また、こ

25

の開口部に導電材料を埋め込むような場合、その導電材料を良好に埋め込むことができる。その結果、有機系の層間絶縁膜の導入が容易となり、無機系層間絶縁膜を有した半導体装置に比べ消費電力が低く高速な半導体装置が容易に実現できる。

- 5 本発明の第3の観点にかかる半導体装置は、前述した目的を達成するためのものであり、重ねて積層された2つの有機系の層間絶縁膜を有し、当該2つの有機系の層間絶縁膜のうち下層の層間絶縁膜にビアホールが開口され、上層の層間絶縁膜に前記ビアホールに連通した配線溝が開口され、当該配線溝と前記ビアホールに導電材料が埋め込まれた配線構造を有した半導体装置であって、前記
- 10 2つの層間絶縁膜のうち下層の層間絶縁膜の前記ビアホールの内壁部分に、シリル化分子を含む層と、当該シリル化分子を含む層のビアホール内壁表面部分に形成され無機系絶縁物質からなる保護層とを有する。

- この半導体装置では、前記下層の層間絶縁膜のビアホール内壁部分にシリル化分子を含む層と保護層とが形成されているため、その形状が崩れていない。その
- 15 結果、導電材料が良好に埋め込まれ、ボイド等が発生していない。また、このような配線構造が複数ある場合、配線間あるいは配線とビアホール部分の相互距離が一定に保たれている。

図面の簡単な説明

- 20 図1は、従来の先ビアタイプのデュアルダマシン構造の形成において、ハードマスク膜の形成後の断面図である。

図2は、従来の先ビアタイプのデュアルダマシン構造の形成において、ビアホール形成後の断面図である。

- 図3は、従来の先ビアタイプのデュアルダマシン構造の形成において、有機
- 25 系物質の埋め込み後の断面図である。

図4は、従来の先ビアタイプのデュアルダマシン構造の形成において、配線

溝パターンを有したレジスト形成後の断面図である。

図5は、従来の先ヴィアタイプのデュアルダマシン構造の形成において、配線溝形成後の断面図である。

図6は、従来の先ヴィアタイプのデュアルダマシン構造の形成において、レジストおよび樹脂の除去後の断面図である。

図7は、従来の先ヴィアタイプのデュアルダマシン構造の形成において、エッチングストップ膜の一部除去後の断面図である。

図8は、従来の先ヴィアタイプのデュアルダマシン構造の形成において、銅のCMP後の断面図である。

10 図9は、本発明の実施形態に係る半導体装置の配線構造の断面図である。

図10は、本発明の第1実施形態に係る半導体装置の製造において、ハードマスク膜の形成後の断面図である。

図11は、本発明の第1実施形態に係る半導体装置の製造において、ヴィアホール形成後の断面図である。

15 図12は、本発明の第1実施形態に係る半導体装置の製造において、シリル化後の断面図である。

図13は、本発明の第1実施形態に係る半導体装置の製造において、保護層形成後の断面図である。

20 図14は、本発明の第1実施形態に係る半導体装置の製造において、配線溝パターンを有したレジスト形成後の断面図である。

図15は、本発明の第1実施形態に係る半導体装置の製造において、有機系反射防止膜の一部除去後の断面図である。

図16は、本発明の第1実施形態に係る半導体装置の製造において、ハードマスク膜の一部除去後の断面図である。

25 図17は、本発明の第1実施形態に係る半導体装置の製造において、配線溝形成後の断面図である。

図 18 は、本発明の第 1 実施形態に係る半導体装置の製造において、エッチングストップ膜の一部除去形成後の断面図である。

図 19 は、本発明の第 2 実施形態に係る半導体装置の製造において、保護層形成後の断面図である。

5 図 20 は、本発明の第 2 実施形態に係る半導体装置の製造において、配線溝形成後の断面図である。

図 21 は、本発明の第 2 実施形態に係る半導体装置の製造において、銅の CMP 後の断面図である。

10 発明を実施するための最良の形態

[第 1 実施形態]

図 9 は、本発明の実施形態に係る半導体装置の配線構造の断面図である。ここでは、配線層上にさらに、ビアホールと配線層が一体となったデュアルダマシ

15 第 1 層間絶縁膜 1 中に導電材料が埋め込まれて下層配線層 2 が形成されている。第 1 層間絶縁膜 1 上に、エッチングストップ膜 3、第 2 層間絶縁膜 4、エッチングストップ膜 5、第 3 層間絶縁膜 6、ハードマスク膜 7 が順次積層されている。

20 エッチングストップ膜 3 と第 2 層間絶縁膜 4 にビアホールが形成されている。ビアホールは、孤立した略円形あるいは短い溝状の上面視パターンを有し、長い下層配線層 2 に対し適宜必要な箇所に設けられている。

エッチングストップ膜 5 と第 3 層間絶縁膜 6 に、ビアホールより一回り大きな幅の配線溝が形成されている。配線溝は、ビアホール上を通過する所定のパターンにて形成されている。

25 これら配線溝とビアホールの内壁にバリアメタル層 9 が形成され、バリアメタル層 9 を介して配線溝内とビアホール内に、銅 10 が埋め込まれている。こ

れにより、デュアルダマシン構造が形成されている。

本実施形態のデュアルダマシン構造では、特に第2層間絶縁膜4と第3層間絶縁膜が共に、有機系の層間絶縁材料、好ましくは、二酸化シリコンなどの通常の無機系の層間絶縁材料より低い比誘電率の有機系絶縁材料から構成されている。

5 そして、本実施形態の特徴的な点であるが、とくに下層の第2層間絶縁膜4のヴィアホール側面部分に、シリル化層またはシリル化剤拡散層4aと、シリル化層の表面を反応させてできた無機系の絶縁材料からなる保護層4bとが形成されている。保護層4bの材質は、シリル化層またはシリル化剤拡散層4aと酸素を反応させて生成した酸化シリコンが例示される。

10 なお、後述する製造方法の例によれば、第3層間絶縁膜6に形成されたヴィアホール形成時の孔にも、その内壁に同じようにシリル化層またはシリル化剤拡散層と保護層が形成されるが、これらは配線溝形成時に除去されるので、完成したデュアルダマシン構造には現れない。

保護層4bを設けた理由は、後述する製造方法において述べる。

15 つぎに、このデュアルダマシン構造の形成方法について、図面を参照して説明する。

図10～図18は、本実施形態に係る半導体装置の製造途中の断面図である。

素子が形成された半導体基板（不図示）上に、必要に応じて第1層間絶縁膜1に埋め込まれた下層配線層2を形成する。この下層配線層2は、これから説明するデュアルダマシンプロセスによって形成してもよいが、ここでは、本発明の実
20 施形態を、その上に形成される配線層において説明する。

第1層間絶縁膜1上に、エッチングストップ膜3、第2層間絶縁膜4、エッチングストップ膜5、第3層間絶縁膜6、ハードマスク膜7をCVD（Chemical Vapor Deposition）法または回転塗布法により順次形
25 成する。

第2および第3層間絶縁膜4、6としては、低比誘電率の有機系層間絶縁膜が

望ましい。

低比誘電率の有機系層間絶縁膜として、メチル基含有 SiO_2 膜、ポリイミド系高分子膜、パリレン系高分子膜、テフロン（登録商標）系高分子膜、ポリアリルエーテル系高分子膜、フッ素をドーブしたアモルファスカーボン膜のいずれかを
5 用いる。具体的に、メチル基含有 SiO_2 として、JSR社製の「LKD-T400（商品名）」を用いることができる。ポリアリルエーテル系高分子材料としては、たとえば、The Dow Chemical社製の「SiLK（商標名）」、あるいは、Honeywell Electronic Material社製の「FLARE（商標名）」を用いることができる。

10 エッチングストップ膜3、5およびハードマスク膜7の材質は、層間絶縁膜材料に対してエッチング選択比が高い材料が用いられる。また、特にハードマスク膜7は、銅のCMP（Chemical Mechanical Polishing）のストップとしての役目があり、その観点も考慮して材料が選択される。

15 たとえば、有機系の低比誘電率絶縁材料としてポリアリルエーテル系樹脂が選択された場合、エッチングストップ膜3、5およびハードマスク膜7の材質としては、窒化シリコンが好適である。

この積層膜形成の具体例は、例えば次のごとくである。

まず、エッチングストップ膜3として、 SiN 膜をCVD法により50nmほど形成する。第2層間絶縁膜4として、比誘電率が2.6のポリアリルエーテル系樹脂を回転塗布し、130℃、90秒の基板加熱により溶剤をとばして最終膜厚を350nmにする。また、基板を300℃で1時間ほど加熱し、第2層間絶縁膜4をキュアする。つぎに、エッチングストップ膜5として、 SiN 膜をCVD法により50nmほど形成する。第3層間絶縁膜6として、比誘電率が2.6
25 のポリアリルエーテル系樹脂を回転塗布し、130℃、90秒の基板加熱により溶剤をとばして最終膜厚を250nmにする。また、基板を300℃で1時間ほ

ど加熱し、第3層間絶縁膜6をキュアする。最後に、ハードマスク膜7として、SiN膜をCVD法により120nmほど形成する。この例では、ハードマスク膜7とエッチングストップ膜5は同じ材質(SiN)なので、ハードマスク膜7の厚さは、エッチングストップ膜厚を差し引いても、ヴィアホール形成時のマスク、あるいは銅のCMP時のハードマスクとして十分な膜厚が残るように厚めに設定される。エッチングストップ膜5の厚さが50nmの場合、ハードマスク膜7としては120nm程度あれば十分である。

図11に示すように、この積層した膜3~7に、リソグラフィ技術およびドライエッチング技術を用いて、ヴィアホールVHを形成する。

10 ヴィアホール形成の具体例は、例えば次のごとくである。

ハードマスク膜7の上に、有機系の反射防止膜を形成し、その上に、アセタール系の化学増幅型レジストを塗布する。例えばKrFエキシマレーザー露光機を用いて、ヴィアホールのパターンをレジストに転写し、現像してパターンニングする。KrFエキシマレーザー露光を用いた場合、例えば直径180nmのホールを最小ピッチ360nmで形成できる。

その後、このレジストパターンをマスクにした反応性イオンエッチング(RIE)により、ハードマスク膜7、第3層間絶縁膜6、エッチングストップ膜5、および、第2層間絶縁膜4を、エッチングガスを順次切り替えながら連続してエッチングする。例えば、ハードマスク膜7のエッチング時には CHF_3 とArと O_2 の混合ガスを用い、第3層間絶縁膜6のエッチング時には NH_3 と H_2 の混合ガスを用い、エッチングストップ膜5のエッチング時には C_5F_8 と CH_2F_2 とArと O_2 の混合ガスを用い、第2層間絶縁膜4のエッチング時には NH_3 と H_2 の混合ガスを用いることができる。レジスト材料および塗布条件にもよるが、前記した直径およびピッチの微細ホールのエッチングでは、第3層間絶縁膜6のエッチング時にレジストおよび有機系反射防止膜もエッチオフされる。レジスト等がエッチオフされた後のエッチングでは、最上層のハードマスク膜7がエ

ッティングマスクとして機能する。

これにより、ヴィアホールVHが形成される。

図12に示す工程では、第2および第3層間絶縁膜4、6の露出面にシリル化層またはシリル化拡散層4aを形成する。

- 5 シリル化の方法には、有機系層間絶縁膜4および6にヴィアホールVHを形成した基板を、シリル化剤の蒸気にさらす気相シリル化レジストプロセスと、シリル化剤を含む溶液に浸す方法とがある。

気相シリル化レジストプロセスでは、ヘキサメチルジシラン (HMD S)、ジメチルシリルジメチルアミン (DMS DMA)、トリメチルジシラザン (TM
10 DS)、トリメチルジメチルアミン (TMS DMA)、ジメチルアミノトリメチルシラン (TMS DEA)、ヘプタメチルジシラザン (H e p t a M D S)、アリルトリメチルシラン (A T M S)、ヘキサメチルジシラン (H M D S i l a n e)、ビス [ジメチルアミノ] メチルシラン (B [DMA] M S)、ビス [ジメチルアミノ] ジメチルシラン (B [DMA] D S)、ヘキサメチルシクロトリ
15 シラザン (H M C T S)、あるいはジアミノシロキサン等のシリル化剤の蒸気を用いることができる。

また、シリル化剤を含む溶液としては、例えば、上述したいずれかのシリル化剤をキシレン等の溶媒にとかし、さらに2-メチルピロリドンに反応触媒として添加した溶液を用いることができる。

- 20 ところで、有機系層間絶縁膜4および6は、通常、吸湿しないように高温で加熱し、OH基をなるべく除去するように処理されている。しかし、耐熱性の問題からあまり高温で長く熱処理できず、完全にOH基が除去されていないのが普通である。また、ヴィアホールVHの形成後の内壁は、エッチング後の洗浄液、または大気にさらされるために、高分子化合物の末端にOH基が結合している場合
25 が多い。前記シリル化プロセスでは、このOH基とシリル化剤とを反応させて、ホール内壁にシリル化層を形成する。また、OH基以外にも、表面の酸素の未結

合手—O—と反応してシリル化層が形成される場合もある。

この意味では、シリル化促進のために、性能をあまり劣化させない程度に、有機系層間絶縁膜 4 および 6 を通常より低い温度で加熱し、または通常より短い時間だけ加熱し、残留 OH 基を増やしてもよい。

5 このように形成されたシリル化層のほかに、シリル化層からシリル化剤が拡散してできたシリル化剤の拡散層、あるいは、シリル化した高分子と、拡散したシリル化剤が混在する層が生成される場合がある。この場合、図 1 2 の符号 4 a, 6 a により示す層は、これらの層の何れかを、あるいは異なる態様の層を一括して示すものである。

10 シリル化の具体例は、例えば次のごとくである。

シリル化処理のチャンバー内で、基板をホットプレート上に置いて 2 5 0℃で加熱しながら、チャンバー内に導入した 7 5 T o r r のシリル化剤、例えば DM S D M A の蒸気に 1 2 0 秒間さらす。この条件では、図 1 2 に示すように、有機系の第 2 および第 3 層間絶縁膜 4、6 のホール露出内壁に、シリル化高分子と、
15 拡散したシリル化剤の混合層 4 a, 6 a がそれぞれ約 3 0 n m ほどの厚さだけ形成される。

このように基板をシリル化剤の蒸気にさらす方法では、レジスト塗布前の密着性向上のための H M D S 処理に使うチャンバーと同様なものを用いればよい。したがって、従来のコータディベロッパー等の装置構成をそのまま、あるいは一部ユニットを付加したものを用いて容易にシリル化を実現できる。
20

また、基板をシリル化溶液に浸す方法では、一般に使用されているバッチ式あるいは枚葉式の薬液処理装置を用いることができる。したがって、従来の装置を流用してシリル化を容易に実現できる。

図 1 3 に示す工程では、シリル化層またはシリル化剤が拡散した層 4 a, 6 a
25 の表面部を、例えば酸化シリコンに変化させて保護層 4 b, 6 b を形成する。保護層 4 b, 6 b が酸化シリコンからなる場合、基板を酸素プラズマにさらすだけ

でよく、通常使用されるドライアッシング装置、ドライエッチング装置を用いることができる。基板を酸素プラズマにさらすときは、シリル化層またはシリル化剤が拡散した層 4 a, 6 a の表面をスパッタしないように、酸素プラズマのエネルギーをある程度低く設定して処理するのが望ましい。

5 保護層形成の具体例は、例えば次のごとくである。

ドライエッチング装置として、Transfer Coupled plasma エッチング装置を用いて基板を酸素プラズマ処理する。そのときの条件として、例えば、O₂ ガスの流量 30 sccm、圧力 5 mTorr、上部 RF パワー 20 W、下部 RF パワー 5 W として生成された酸素プラズマに、基板温度 -10
10 °C として 20 秒間基板をさらす。これにより、シリル化高分子またはシリル化剤と酸素が反応して、図 13 に示すように、第 2 および第 3 層間絶縁膜 4、6 のホール内壁表面に、酸化シリコン層 4 b, 6 b が、それぞれ約 8 nm ほどの厚さだけ形成される。

図 14 に示す工程では、まず、ビアホール底部のエッチング保護用に有機膜
15 8 を形成する。

有機膜 8 として、有機系反射防止膜を用いることができる。この場合、有機系反射防止膜 8 を回転塗布したときのビアホール底部における埋め込み高さは、中間のエッチングストップ膜 5 の高さより低い程度でよく、その上方のビアホール側面が薄く有機系反射防止膜 8 で被覆されるようにするとよい。

20 続いて、配線溝用のレジストパターン R を形成する。

レジスト形成の具体例は、例えば次のごとくである。

化学増幅型ネガレジスト R を、有機系反射防止膜 8 上に 530 nm ほどの厚さとなるように塗布して、KrF エキシマレーザー露光機で配線溝のパターンを転写し、現像する。これにより、ビアホールの径と同じか一回り大きい幅の配線
25 溝パターンのレジスト R がハードマスク膜 7 の上方部分に形成される。ここでは、配線溝パターンの最小幅はビアホールの径と同じ 180 nm であり、その最

小ピッチは360nmである。

配線溝のリソグラフィ工程において線幅規格、位置合わせ規格から外れた場合は、有機系反射防止膜8およびレジストRを剥離して、再度、有機系反射防止膜およびレジストを塗布する。有機系反射防止膜8およびレジストRの剥離では、

5 酸素プラズマアッシング後に洗浄液で洗浄する。

酸素プラズマアッシングでは、例えばダウンフロー型アッシャーを用い、 O_2 (流量: 1700 sccm) と、バッファガスとして H_2 と N_2 の混合ガス (流量: 400 sccm) とをガス圧1.5 Torrでチャンバー内に流し、RFパワー1700W、基板温度200℃で90秒間処理する。このとき、第2および

10 第3層間絶縁膜4、6のホール内端面が保護層4b、6bに守られて保護される。

その後の洗浄では、一般的に用いられているRCA洗浄法を用い、例えば、SC-1洗浄液 (NH_4OH と H_2O_2 と H_2O の混合液) およびSC-2洗浄液 (HCl と H_2O_2 と H_2O の混合液) を用いる。

15 図15に示す工程では、形成したレジストRをマスクに有機系反射防止膜8をエッチングする。このとき、ビアホールVHの内壁の中腹から上部にかけて薄っすらと付いていた有機系反射防止膜部分が除去され、有機系反射防止膜8が、レジストR直下の部分8aと、ビアホール底部の部分8bとに分離される。

続く図16に示す工程では、レジストRをマスクとしたドライエッチングにより、配線溝パターン内に露出したハードマスク膜7の部分を除去する。ハードマスク膜7が窒化シリコンの場合、このドライエッチングでは CHF_3 とArと O_2 の混合ガスを用いる。

この状態で、エッチングガスを切り替えて配線溝形成のためのドライエッチングを行う。

25 このエッチングの具体例は、例えば次のごとくである。

まず、 C_5F_8 とArと O_2 の混合ガスを用いたエッチングにより、第3層間

絶縁膜 6 のホール内壁部分の保護層（酸化シリコン膜） 6 b と、シリル化高分子および拡散したシリル化剤の混合層 6 a とをエッチングする。続いて、有機系絶縁材料のエッチングガスに切り替えてレジスト R をマスクとしたエッチングを行い、配線溝パターンを第 3 層間絶縁膜 6 に転写する。レジスト R および有機系反

5 射防止膜 8 a は第 3 層間絶縁膜 6 と同じ有機系材料からなるので、レジストの膜厚や配線溝深さにもよるが、これらの膜 R、8 a は、通常、第 3 層間絶縁膜 6 のエッチング時に除去される。レジスト R が除去された後は、中間のエッチングストップ膜 5 がビアホール V H の保護層として機能する。このエッチング後の断面を、図 1 7 に示す。

- 10 なお、この第 3 層間絶縁膜 6 のエッチング時にレジスト R がエッチオフされない場合、あるいは、当該エッチングおよびその前の保護層 6 b 等のエッチング時にビアホール V H の形状が崩れないほどエッチング終点の制御性が高い場合は、中間のエッチングストップ膜 5 は不要であり、図 1 0 の工程で、その形成ステップを省略可能である。また、図 1 7 に示すエッチング終了時点でビアホール底部
- 15 の有機系反射防止膜部分 8 b が少しでも残る場合は、最下層のエッチングストップ膜 3 も省略可能である。また、逆に、最下層のエッチングストップ膜 3 が十分に厚い場合は、反射防止膜等の有機物質をビアホールに埋め込む工程は省略可能である。

これらのエッチングストップ膜 3、5 を有した図示例の場合、次の図 1 8 に示す工程が必要である。つまり、ビアホール底面のエッチングストップ膜 3 部分、および配線溝底面のエッチングストップ膜 5 部分を全面エッチングにより除去する。

この全面エッチングの具体例は、例えば次のごとくである。

- 25 これらエッチングストップ膜 3、5 が窒化シリコンからなる場合、 C_5F_8 と CH_2F_2 と Ar と O_2 の混合ガスを用いた全面エッチング（エッチバック）を行い、これらのエッチングストップ膜 3、5 をビアホール内や配線溝内で除去

する。このとき、同じ材料からなるハードマスク膜7の厚みが減少し、初期厚より薄い膜7'となる。

その後は、基板を洗浄後、ビアホールおよび破線溝の内壁にバリアメタル層、銅のメッキシード膜を形成し、メッキ技術を用いて銅をビアホールおよび配線溝に一括して埋め込む。そして、CMP技術を用いて、上面の余分な銅を除去する。このとき、ハードマスク膜7'がCMPの終点ストップとして機能する。その後、ハードマスク膜7'を除去すれば、図9に示すデュアルダマシンの銅配線構造が完成する。

なお、ハードマスク膜7'がなくても銅のCMPの終点制御性が高く、さらに図11に示すビアホールのエッチングおよび図17に示す配線溝のエッチング時にレジストがエッチオフされない場合は、このハードマスク膜7'は最初から省略することができる。

本実施形態では、第2および第3層間絶縁膜4、6のビアホール内壁部をシリル化して保護層4b、6bを形成するため、第2および第3層間絶縁膜4、6が低比誘電率の有機系絶縁材料からなる場合でも、レジスト等の有機系材料の剥離工程や他の有機系絶縁材料のエッチング時に、ビアホール内壁がアタックされないため、良好なホール形状が最後まで維持できる利点がある。そのため、バリアメタル層9を良好に形成でき、銅10の埋め込み時に銅10が層間絶縁膜4、6内に拡散せず、またビアホール部分に銅10のボイドが発生しない。さらに、配線間あるいは配線とビアホール部分の相互距離が一定に保たれている。結果として、当該多層配線構造を用いた半導体デバイスの電気的特性が良好である。

シリル化工程は、シリル化剤の蒸気あるいは溶液に基板をさらすだけなので、従来の処理装置がそのまま、あるいは一部変更して使用でき、またプロセス上の大幅なコスト増要因とならない。

デュアルダマシンの銅配線構造と低比誘電率の有機系層間絶縁膜との組み合わせ

せにより、高度に集積化され、しかも消費電力が低く、かつ高速に動作する半導体装置が容易に、低コストで製造できる。

〔第 2 実施形態〕

第 1 実施形態の変更例として、ビアホールが形成される第 2 層間絶縁膜 4 を
5 、無機系絶縁材料から構成させることができる。

図 10 に示す工程で、有機系絶縁材料からなる第 2 層間絶縁膜 4 に代えて、無機系絶縁材料、例えば酸化シリコンから第 2 層間絶縁膜を形成させる。この無機系の第 2 層間絶縁膜を、以後の説明および図面において、符号 40 で表記する。

有機系のエッチング条件から無機系のエッチング条件に切り替えながらビア
10 ホール VH の形成を図 11 と同様に行い、続く図 12 および図 13 に示す工程で、有機系層間絶縁膜のシリル化と保護層の形成を行う。

図 19 は、第 2 実施形態における、この保護層形成後の断面図である。

第 2 層間絶縁膜 40 は無機系なので、シリル化はされず、したがって保護層も形成されない。第 2 層間絶縁膜 40 の材料自体が、有機系材料のエッチング時に
15 殆ど削れない無機系材料なので保護層の形成が必要ない。一方、有機系の第 3 層間絶縁膜 6 のビアホール内壁には、第 1 実施形態と同様に、シリル化層またはシリル化剤の拡散層 6a と保護層 6b が形成されている。

以後、第 1 実施形態と同様に、有機物（例えば、有機系反射防止膜）のビアホール内埋め込み工程、配線溝の形成工程を行い、銅でビアホールと配線溝を
20 一括して埋め込んで当該銅配線構造を完成させる。

図 20 は、配線溝形成後の断面図である。また、図 21 は、完成した銅配線構造の断面図である。

第 2 実施形態では、上層の第 3 層間絶縁膜 6 側にのみ、シリル化層あるいはシリル化剤の拡散層 6a と保護層 6b が形成されるが、これらは配線溝のエッチン
25 グ時に除去され（図 20）、完成後の配線構造（図 21）には現れない。

しかし、本実施形態では途中まで上層の第 3 層間絶縁膜 6 側のホール側壁が保

護されているので、配線溝のフォトリソグラフィ時のレジスト形成のやり直しを何度行っても、ホール上部の形状がくずれることがないという利点がある。とくに、配線溝パターン幅と、その下のヴィアホールの径とがほぼ等しいボーダレスコンタクト構造を採用した場合、レジスト剥離等でホール上部の形状がくずれると、これがそのまま配線のパターン崩れとなってしまうが、本実施形態では、必要な時点まで第3層間絶縁膜6のホール内壁が保護層6bにより保護されているので、このようなパターン崩れの問題は有効に回避できる。

とくにヴィアホール部分のパターン崩れ防止は、最終的な配線間あるいは配線とヴィアホール間の相互距離の変動抑制に有効であり、また、銅埋め込み時のボイドは径が小さいヴィアホール部分で問題となることから、本実施形態のように下層の層間絶縁膜4のヴィアホール内壁保護のみでも第1実施形態と同様な効果が得られる。

一方、配線間容量の低減に関し、本実施形態では、第3層間絶縁膜6が低比誘電率の有機系絶縁材料からなるので、少なくとも配線間の結合容量は低減でき、無機層間絶縁膜のみを用いた場合に比べ高速で、低消費電力の半導体装置を良好に製造できる利点がある。

[第3実施形態]

上述した第1または第2実施形態において、有機系層間絶縁膜を多孔質（ポーラス）な膜から構成させると、シリル化剤の拡散が進み、シリル化層またはシリル化剤の拡散層が容易に形成できる。

このポーラス膜形成の具体例は、次のごとくである。

図10に示す第3層間絶縁膜6（および第2層間絶縁膜4）として、多孔質タイプのポリアリルエーテル系樹脂を用いる。空孔が多いので、図12に示すシリル化工程でシリル化剤が容易に拡散し、ホール内壁に、より安定したシリル化剤拡散層、シリル化層および酸化シリコン膜（保護層）が形成される。

多孔質タイプのポリアリルエーテル系樹脂の層間絶縁膜は、溶剤にポリアリル

エーテル系高分子、有機オリゴマーを溶かした液体材料を基板に回転塗布し、130℃で90秒間基板を加熱して溶剤を飛ばし、その後、基板を300℃で1時間ほど加熱してキュアする。キュアの加熱のとき、有機オリゴマーが熱分解して微細な空孔が多数できる。

- 5 続くシリル化処理では、チャンバー内のホットプレート上に基板を置いて250℃で加熱しながら、基板を50 Torr 流量でチャンバー内に流したシリル化剤DMSDMAの蒸気に90秒間だけさらす。これにより、有機系層間絶縁膜のホール内壁部にシリル加工分子と拡散したシリル化剤の混合層が、第1実施形態より厚く、例えば約30 nmほど形成される。

- 10 その後、第1実施形態と同様にして、酸素プラズマ処理により酸化シリコンからなる保護層を形成する。

[第4実施形態]

上述した第1または第2実施形態において、有機系層間絶縁膜全体に最初からシリル化剤を添加したものを用いることができる。これにより、図12に示すシリル化工程は不要となる。

- 15 リル化工程は不要となる。

このシリル化剤が含有した有機系層間絶縁膜形成の具体例は、次のごとくである。

- 図10に示す第3層間絶縁膜6（および第2層間絶縁膜4）の形成時に、有機絶縁膜を堆積しようとする面上に、溶剤にポリアリルエーテル系高分子のほか、シリル化剤であるDMSDMAを10質量%ほど溶かした液体材料を回転塗布し、130℃で90秒間基板を加熱して溶剤を飛ばし、その後、基板を300℃で1時間ほど加熱してキュアする。これにより、シリル化剤が含有した有機系層間絶縁膜が容易に形成される。シリル化剤の含有率は、当該有機系絶縁材料の比誘電率があまり大きくなるように決められる。

- 25 この有機系層間絶縁膜は、シリル化剤が含有、または一部シリル化しているので、シリル化処理を省くことができる。その後、第1実施形態と同様にして、酸

素プラズマに基板をさらすだけで、ホール内壁に酸化シリコンからなる保護層が容易に形成される。

上述した第1～第4実施形態では、配線層上にさらにデュアルダマシン構造の配線層を形成する場合を図示して示すが、基板上に当該デュアルダマシン構造の

5 配線層を形成する場合にも同様に適用できる。

また、前述したようにエッチングストップ膜3、5およびハードマスク膜7、7'は、場合によっては省略できる。ただし、中間のエッチングストップ膜5は、ドライエッチングの制御性を容易にする意味で、できるだけ設けることが望ましい。

10 さらに、ビアホール底面に埋め込む有機物は、反射防止膜材料に限定されない。たとえば、配線溝形成時のフォトリソグラフィ工程で、下層膜とSi含有レジスト、あるいは下層膜とSOG (Spin On Glass) と上層レジストを用いた多層レジストプロセスを採用した場合、その下層膜をビアホール底部に残すようにしてもよい。すなわち、下層膜のドライエッチング時に、その下
15 層膜の一部をホール底部に残し、これをドライエッチングストップとして用いてもよい。

また、上述した4つの実施形態ではシリル化工程で酸素プラズマにさらして酸化シリコンからなる保護層を形成したが、これは一例であり、例えば窒素プラズマまたは窒素ラジカルにさらして窒化シリコンからなる保護層を形成してもよい

20 。

その他、本発明の趣旨を逸脱しない範囲で、種々の変形が可能である。

請求の範囲

1. 有機系の層間絶縁膜（４，６）を堆積する工程と、
当該有機系の層間絶縁膜（４，６）に開口部を形成する工程と、
5 前記開口部内で露出した前記有機系の層間絶縁膜（４，６）の壁面部を
シリル化して改質する工程と、
を含む半導体装置の製造方法。
2. 請求項１において、
シリル化された前記開口部壁面の表面に、無機系絶縁材料からなる保護
10 層（４ｂ，６ｂ）を形成する工程を、さらに含むことを特徴とする。
3. 請求項２において、
前記保護層（４ｂ，６ｂ）の形成工程では、シリル化によりシリル化分
子を含んだ前記開口部の内壁面を酸素プラズマにさらして、当該開口部の内壁面
を保護する酸化シリコン膜を形成することを特徴とする。
- 15 4. 請求項１において、
前記シリル化後に、前記開口部を形成した状態で有機系物質を形成し、
当該有機系物質を少なくとも前記開口部内から除去する工程を、さらに含むこと
を特徴とする。
5. 請求項４において、
20 前記開口部は、デュアルダマシンの配線プロセスにおける２つの層間絶
縁膜（４，６）を貫いて形成されたビアホール（ＶＨ）であり、
当該ビアホール（ＶＨ）が形成された状態で、フォトレジスト（Ｒ）
を塗布し、露光し、現像する工程を経て前記２つの層間絶縁膜（４，６）のうち
上層の層間絶縁膜（４，６）に、前記ビアホール（ＶＨ）に連通した配線溝（
25 ＣＧ）を形成する工程を、さらに含むことを特徴とする。
6. 請求項５において、

前記配線溝（CG）の形成のためのエッチング時に、前記2つの層間絶縁膜（4，6）の間に、前記2つの層間絶縁膜（4，6）のうち下層の層間絶縁膜（6）のビアホール（VH）を保護するエッチングストップ膜（5）を予め形成する工程を、さらに含むことを特徴とする。

5 7. 請求項6において、

前記エッチングストップ膜（5）は窒化シリコン膜であることを特徴とする。

8. 請求項5において、

10 前記2つの層間絶縁膜（4，6）のうち、前記配線溝（CG）が形成される少なくとも前記上層の層間絶縁膜（4）が有機系の絶縁材料から構成されていることを特徴とする。

9. 請求項8において、

15 前記有機系の絶縁材料はメチル基含有SiO₂膜、ポリイミド系高分子膜、パリレン系高分子膜、テフロン（登録商標）系高分子膜、ポリアリルエーテル系高分子膜、フッ素をドーピングしたアモルファスカーボン膜のいずれかであることを特徴とする。

10. 請求項1において、

前記有機系の層間絶縁膜（4，6）として、多孔質な有機絶縁膜を形成することを特徴とする。

20 11. 有機系の層間絶縁膜（4，6）に開口部を形成する工程を含む半導体装置の製造方法であって、

シリル化剤を含有した有機系の層間絶縁膜（4，6）を堆積する工程と

、
当該有機系の層間絶縁膜（4，6）に開口部を形成する工程と、

25 シリル化剤を含有した前記開口部の内壁面の表面に無機系絶縁材料からなる保護層（4b，6b）を形成する工程と、

を含む半導体装置の製造方法。

12. 請求項11において、

前記保護膜は酸化シリコンからなることを特徴とする。

13. 請求項11において、

5 前記保護層(4b, 6b)の形成工程では、シリル化剤を含有した前記開口部の内壁面を酸素プラズマにさらして、当該開口部の内壁面を保護する酸化シリコン膜を形成することを特徴とする。

14. 重ねて積層された2つの有機系の層間絶縁膜(4, 6)を有し、当該2つの有機系の層間絶縁膜(4, 6)のうち下層の層間絶縁膜(6)にビアホール(VH)が開口され、上層の層間絶縁膜(4)に前記ビアホール(VH)に
10 連通した配線溝(CG)が開口され、当該配線溝(CG)と前記ビアホール(VH)に導電材料(9, 10)が埋め込まれた配線構造を有した半導体装置であって、

前記2つの層間絶縁膜(4, 6)のうち下層の層間絶縁膜(6)の前
15 記ビアホール(VH)の内壁部分に、シリル化分子を含む層(6a)と、当該シリル化分子を含む層(6a)のビアホール(VH)内壁表面部分に形成され無機系絶縁物質からなる保護層(6b)とを有する

半導体装置。

15. 請求項14において、

20 前記保護層(6b)が酸化シリコンからなることを特徴とする。

16. 請求項14において、

前記開口部は、デュアルダマシンの配線プロセスにおける2つの層間絶縁膜(4, 6)を貫いて形成されたビアホール(VH)であることを特徴とする。

25 17. 請求項14において、

前記2つの層間絶縁膜(4, 6)の間に、前記2つの層間絶縁膜(4,

6) のうち下層の層間絶縁膜 (6) のヴィアホール (VH) を保護するエッチングストップ膜 (5) が形成されていることを特徴とする。

18. 請求項 14 において、

前記エッチングストップ膜 (5) は窒化シリコン膜であることを特徴と

5 する。

19. 請求項 14 において、

前記 2 つの層間絶縁膜 (4, 6) を構成する有機系の絶縁材料は、メチル基含有 SiO_2 膜、ポリイミド系高分子膜、パリレン系高分子膜、テフロン (登録商標) 系高分子膜、ポリアリルエーテル系高分子膜、フッ素をドープしたアモ

10 ルファスカーボン膜のいずれかであることを特徴とする。

20. 請求項 14 において、

前記 2 つの有機系の層間絶縁膜 (4, 6) が多孔質な有機絶縁膜から構成されていることを特徴とする。

FIG. 1




FIG. 2




FIG. 3




FIG. 4




FIG. 5




FIG. 6




FIG. 7




FIG. 8




FIG. 10




FIG. 11




FIG. 12




FIG. 13




FIG. 14




FIG. 15




FIG. 16




FIG. 17




FIG. 18




FIG. 19




FIG. 20





FIG. 21



符号の説明

- 1…第1層間絶縁膜、
- 2…下層配線層、
- 3, 5…エッチングストップ膜、
- 4…第3層間絶縁膜、
- 4 a…シリル化層, シリル化拡散層または混合層、
- 4 b…酸化シリコン層（保護層）、
- 6…第3層間絶縁膜、
- 6 a…シリル化層, シリル化拡散層または混合層、
- 6 b…酸化シリコン層（保護層）、
- 7, 7'…ハードマスク膜、
- 8, 8 a, 8 b…有機系反射防止膜（有機膜）、
- 9…バリアメタル層、
- 10…銅、
- 40…第2層間絶縁膜、
- R…レジスト、
- VH…ヴィアホール

INTERNATIONAL SEARCH REPORT

International Application No.
PCT/JP03/03454

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl⁷ H01L21/768

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁷ H01L21/768, H01L21/3205, H01L21/3213

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2003
Kokai Jitsuyo Shinan Koho	1971-2003	Toroku Jitsuyo Shinan Koho	1994-2003

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	EP 0241739 A1 (INTERNATIONAL BUSINESS MACHINES CORP.), 21 October, 1987 (21.10.87), Full text; Fig. 2 & JP 62-243627 A Full text; Fig. 2 & DE 3780676 A & US 4715941 A & US 4908094 A & US 5039569 A & US 5208067 A	1-3, 11-13 4-10, 14-20
X Y	JP 10-50632 A (Matsushita Electric Industrial Co., Ltd.), 20 February, 1998 (20.02.98), Mode 4; Fig. 7 (Family: none)	1 2-10, 14-20

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:	"I" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier document but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search
09 June, 2003 (09.06.03)

Date of mailing of the international search report
24 June, 2003 (24.06.03)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International Application No.

PCT/JP03/03454

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 2000-188331 A (Matsushita Electric Industrial Co., Ltd.), 04 July, 2000 (04.07.00), Full text; all drawings (Family: none)	1 2-10, 14-20
Y	JP 10-209273 A (Fujitsu Ltd.), 07 August, 1998 (07.08.98), Full text; all drawings (Family: none)	4-10, 14-20
Y	JP 08-335634 A (Toshiba Corp.), 17 December, 1996 (17.12.96), Full text; all drawings (Family: none)	4-10, 14-20
Y	JP 2000-269207 A (Canon Inc.), 29 September, 2000 (29.09.00), Full text; all drawings (Family: none)	10, 20
A	JP 7-321091 A (Sanyo Electric Co., Ltd.), 08 December, 1995 (08.12.95), Full text; all drawings (Family: none)	1-20
A	US 6348407 B1 (CHARTERES SEMICONDUCTOR MFG LTD), 19 February, 2002 (19.02.02), Full text; all drawings & JP 2002-324838 A Full text; all drawings	1-20

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int. Cl⁷ H01L21/768

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int. Cl⁷ H01L21/768, H01L21/3205, H01L21/3213

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2003年
日本国実用新案登録公報	1996-2003年
日本国登録実用新案公報	1994-2003年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X Y	EP 0241739 A1 (INTERNATIONAL BUSINESS MACHINES CORPORATION) 1987. 10. 21, 全文, 第2図 & JP 62-243627 A 全文、第2図 & DE 3780676 A & US 4715941 A & US 4908094 A & US 5039569 A & US 5208067 A	1-3, 11-13 4-10, 14-20
X Y	JP 10-50632 A (松下電器産業株式会社) 1998. 02. 20, (実施の形態4), 図7 (ファミリーなし)	1 2-10, 14-20
X Y	JP 2000-188331 A (松下電器産業株式会社) 2000. 07. 04, 全文, 全図, (ファミリーなし)	1 2-10, 14-20

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

09. 06. 03

国際調査報告の発送日

24.06.03

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)
郵便番号100-8915
東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

菅野 智子



4M

9545

電話番号 03-3581-1101 内線 3462

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 10-209273 A (富士通株式会社) 1998. 08. 07, 全文, 全図, (ファミリーなし)	4-10, 14-20
Y	JP 08-335634 A (株式会社東芝) 1996. 12. 17, 全文, 全図, (ファミリーなし)	4-10, 14-20
Y	JP 2000-269207 A (キヤノン株式会社) 2000. 09. 29, 全文, 全図, (ファミリーなし)	10, 20
A	JP 7-321091 A (三洋電機株式会社) 1995. 12. 08, 全文, 全図, (ファミリーなし)	1-20
A	US 6348407 B1 (CHARTERES SEMICONDUCTOR MFG LTD) 2002. 02. 19, 全文, 全図 &JP 2002-324838 A 全文, 全図	1-20